崗位職責
1、負責FPGA軟件代碼的編寫、調試及集成;
2、配合進行系統聯試、外場試驗及軟件后期維護;
3、算法、接口在FPGA的實現,單機調試與整機聯試;
4、與算法設計師進行有效溝通并將算法工程化;
5、負責軟件相關文檔擬制、參與軟件需求分析。
任職要求:
1、基本條件:遵紀守法、品行端正、身體健康、無不良記錄;認同和遵循公司的企業文化,具有較強的事業心和責任感,具備良好的職業素養,作風嚴謹、正派,有良好的團隊合作精神和組織協調與溝通能力;為人誠信、工作勤奮、學習能力強,具有創新精神。
2、應聘年齡:應在38周歲以內。
3、技能要求: 熟悉Verilog、VHDL編程語言、Vivado等開發環境;熟悉雷達原理相關知識;具有文檔編寫能力,較強的邏輯思維能力問題分析解決能力。
4、工作經驗:有1年以上FPGA軟件開發經驗;熟悉雷達信號處理相關知識者優先。
5、電子信息工程、通信工程、電子科學與技術等相關專業碩士及以上學歷。
職位福利:周末雙休、五險兩金、高溫假、帶薪年假、餐補、加班補助、交通補助、股票期權、節日福利
工作地點1:成都市高新西區龍湖時代天街17棟801
工作地點2: 成都市高新區孵化園F座1013