崗位要求:
1. 計算機、自動化控制、通信等相關專業本科或碩士學歷;
2. 熟練掌握Verilog或VHDL語言程序設計;
3. 熟悉FPGA軟件開發流程,具有一定的FPGA軟件設計經驗
4. 熟悉數字電路、模擬電路;
5. 熟悉嵌入式系統中常用的各種通信接口協議;
6. 熟悉圖像處理算法、了解深度學習算法
7. 能夠熟練閱讀英文技術資料
8. 性格開朗、熱愛研發工作,能夠勇于承擔工作中遇到的困難;善于與人溝通,分享工作中的經驗與挫折
9. 具有較強的學習積極性,樂于接受工作中的挑戰,具有積極上進心
職位福利:五險一金、績效獎金、餐補、創業公司、周末雙休
職位亮點:帶薪年假,五險一金