崗位職責:
1、 根據項目需求,參與方案設計、論證;
2、 用VHDL、Verilog語言實現雷達對抗、電子戰信號處理算法設計;
3、 參與系統功能測試與優化。
任職條件:
1 、本科及以上學歷,通信、電子、雷達、信號處理等相關專業,2年以上相關工作經驗;
2、 熟練掌握FPGA開發、調試、驗證流程和方法,能夠應用信號處理知識設計FPGA算法模塊;
3、 熟悉雷達對抗系統或電子戰系統;
4、熟練使用FPGA開發軟件;
職位福利:五險一金、績效獎金、定期體檢、交通補助、周末雙休、節日福利、年終分紅、員工旅游