精品一久久_日韩成人激情_av2016天堂网_国产成年片_日日影视_精品国产观看

崗位職責(zé)： 1、負(fù)責(zé)設(shè)備FPGA軟件設(shè)計(jì)、仿真和系統(tǒng)測(cè)試工作(RTL級(jí))； 2、負(fù)責(zé)圖像信息采集傳輸、圖像降噪處理等工作； 3、與算法工程師合作，完成相關(guān)算法的FPGA代碼移植； 4、編寫項(xiàng)目開發(fā)文檔及調(diào)試記錄。 5、板級(jí)系統(tǒng)性驗(yàn)證、關(guān)鍵 IP 的設(shè)計(jì)審核 任職要求： 1、本科及以上學(xué)歷，通信、電子工程、自動(dòng)化等相關(guān)專業(yè)，從事相關(guān)工作5年以上； 2、熟練掌握Verilog語言，熟悉XILINIX FPGA或 ALTER FPGA內(nèi)部結(jié)構(gòu)，具有3年以上FPGA產(chǎn)品開發(fā)經(jīng)驗(yàn)； 3、熟悉常用總線協(xié)議，如：I2C、PCIe、SPI、MDIO等，有FPGA調(diào)試經(jīng)驗(yàn)和硬件電路調(diào)試經(jīng)驗(yàn)，掌握常用儀器儀表的使用方法；具備CAN總線、DDR2、SRAM、FLASH等各類存儲(chǔ)器讀寫和高速數(shù)傳相關(guān)經(jīng)驗(yàn)者優(yōu)先； 4、熟悉以太網(wǎng)協(xié)議、SDH、OTN等常用傳輸協(xié)議中的一種或多種； 5、具有良好的數(shù)字電路基礎(chǔ)、良好的Verilog，HDL代碼風(fēng)格，熟練使用仿真、綜合、時(shí)序分析工具； 6、能讀懂VHDL邏輯。 7、可獨(dú)立閱讀相關(guān)器件英語材料； 8、有圖像處理或圖像識(shí)別 FPGA 開發(fā)經(jīng)驗(yàn)、有較多復(fù)雜工程整合和時(shí)序分析經(jīng)驗(yàn)，有 RTL 代碼測(cè)試經(jīng)驗(yàn)。 9、強(qiáng)烈的需求和目標(biāo)導(dǎo)向性，團(tuán)隊(duì)通力合作意識(shí)。