崗位內(nèi)容:
1. 編寫(xiě)Verilog HDL代碼,架構(gòu)設(shè)計(jì),進(jìn)行模擬仿真、綜合和布局。
2. 完成FPGA驗(yàn)證測(cè)試,并發(fā)現(xiàn)并解決設(shè)計(jì)問(wèn)題。
3. 實(shí)現(xiàn)FPGA設(shè)計(jì)規(guī)格書(shū),包括架構(gòu)、設(shè)計(jì)、實(shí)現(xiàn)和驗(yàn)證。
任職要求:
1.有過(guò)紅外相機(jī)開(kāi)發(fā)經(jīng)驗(yàn), 圖像處理中的拉伸算法和非均勻性較正等有項(xiàng)目經(jīng)驗(yàn),精通FPGA設(shè)計(jì)流程。
2.熟練使用Verilog HDL語(yǔ)言。
3. 對(duì)FPGA設(shè)計(jì)算法有深入了解。
4.有良好的溝通、團(tuán)隊(duì)協(xié)作能力和問(wèn)題解決技巧。
5. 本科及以上學(xué)歷,專(zhuān)業(yè)是電子、通信、計(jì)算機(jī)或相關(guān)領(lǐng)域。