精品一久久_日韩成人激情_av2016天堂网_国产成年片_日日影视_精品国产观看

工作職責: 1、負責 芯片各子系統 IP 的設計與選型，子系統的架構與數據流分析。 2、負責 前端設計一系列工作，包括 模塊設計，IP 集成，頂層設計，FPGA平臺開發，低功耗設計，SDC, UPF 和綜合實現。 3、與驗證團隊合作制定驗證計劃，定位及持續合作保證驗證覆蓋率達到收斂狀態； 4、負責系統級各應用場景的性能調優，時序優化，面積優化和功耗優化。 5、與后端團隊合作，深度參與后端迭代，保證芯片順利流片。 6、與原型設計團隊/系統硬件團隊/底層軟件團隊緊密合作，支持流片前的原型驗證和底層軟件開發聯調工作，以及支持芯片回片測試和量產導入等相關工作。 任職要求： 1、統招本科以上學歷，計算機、微電子、電子、通信或其他專業，3年以上經驗，有碩士以上學位者優先。 2、熟練利用 Verilog or SystemVerilog 進行邏輯設計開發。 3、 熟悉 ASIC 設計流程，包括 Synopsys synthesis, static timing analysis, formal verification, low power design。 4、 有完整的 SOC 設計開發流程以及成功流片經驗，或者建立FPGA平臺經驗優先。 5、熟悉C，C++，matlab，python語言。 6、熟悉AMBA等總線協議，有 CPU/DSP/DDR/Ethernet/bus matrix 等 IP 集成或設計經驗優先。 7、有 function safety經驗優先。