職位信息
在先進28納米/16納米/10納米/7納米工藝節點上設計SOC芯片,負責物理實現流程的設計,包括布圖,布局布線,時序驗證,可測性設計,可制造性設計,時鐘設計,電路特性設計,DRC/LVS,信號完整性功耗完整性仿真等,能夠單獨處理大型設計實施任務和架構任務,擁有豐富的PPA優化經驗.理解并能熟練使用結構化的設計流程方法學。
任職要求:
1. 微電子、電子工程等相關專業本科及以上學歷,要求3年或以上數字后端設計等相關工作經驗;
2. 掌握理解數字電路設計,信號可靠性測試等,有物理簽收、實際流片經驗的優先考慮
3. 熟練使用tcl/perl/shell/python/makefile等工具編程,腳本能力強者優先;
4. 熟練Synopsys/Cadence/Mentor公司的EDA工具者優先;
5. 良好溝通能力與領導力,愿意帶領并培訓資歷較淺的員工
6. 行為能力:團隊合作;以顧客為中心;問責制;溝通;輔導與反饋;員工發展;領導力。
7. 能夠短期出差
職位福利:餐補、交通補助、節日福利、周末雙休