精品一久久_日韩成人激情_av2016天堂网_国产成年片_日日影视_精品国产观看

崗位職責： 1.負責FPGA系統的設計和開發工作，有Xilinx ZYNQ 7000系列芯片的FPGA系統開發經驗的優先。 2.參與高速信號采集系統的FPGA架構設計，實現數據高速傳輸（如JESD204B、PCIe、DDR3/4接口）、實時信號處理算法（濾波、FFT、數字解調等）及低延遲控制邏輯開發； 3.根據項目需求，獨立進行模塊設計、FPGA代碼編寫（VHDL/Verilog）、仿真驗證、時序約束優化及硬件調試，確保資源利用率與性能達標； 4.配合硬件團隊解決信號完整性、電源噪聲等問題，優化FPGA與外圍電路協同工作性能； 5.開發ZYNQ PS端嵌入式程序（C/C++），實現ARM與FPGA邏輯的高效交互； 6.編寫設計文檔、測試報告及量產固件升級方案。 經驗要求： 1.學歷與專業： 電子工程、通信工程、計算機科學等相關專業本科及以上學歷； 2.3年以上FPGA開發經驗，有ZYNQ 7000系列（如XC7Z030/XC7Z045）項目開發經驗者優先； 3.熟悉高速數據采集系統開發，具備高速接口（如JESD204B、LVDS、Gigabit Ethernet、AXI4、PCIE）或通信協議（UART/SPI/I2C）實現經驗； 4.精通Verilog/VHDL編程，掌握Xilinx Vivado開發工具鏈，熟悉IP核（如AXI DMA、DDR控制器）配置與集成； 5.熟悉ZYNQ架構，具備PS-PL協同開發能力（如AXI總線交互、Linux驅動開發）； 6.掌握時序約束（SDC）、時序分析及資源優化方法，具備高速邏輯調試經驗； 7.熟悉示波器、邏輯分析儀等調試工具，能獨立完成FPGA功能驗證； 8.（加分項）了解數字信號處理算法（如FIR/IIR濾波器、數字上下變頻）的FPGA實現； 9.（加分項）有嵌入式Linux開發經驗或Python/C++協同驗證經驗。 10.軟性能力： 邏輯思維嚴謹，具備跨團隊協作能力，對復雜問題有快速定位與解決能力。