崗位職責(zé):
1. 負(fù)責(zé)數(shù)字集成電路的前端設(shè)計(jì)與驗(yàn)證,后端版圖設(shè)計(jì);
2. 負(fù)責(zé)相關(guān)的芯片測試和芯片應(yīng)用支持;
3. 負(fù)責(zé)設(shè)計(jì)和測試相關(guān)文檔整理和編寫等工作。
任職資格:
1. 本科以上學(xué)歷,兩年以上工作經(jīng)驗(yàn),對數(shù)字電路邏輯設(shè)計(jì)有一定了解,熟悉Verilog HDL代碼編寫及其驗(yàn)證;
2. 熟悉Matlab、Modelsim、ISE、Quarter、NC_Verilog、PT、DC等一種或多種數(shù)字電路設(shè)計(jì)工具;
3. 熟悉VLSI數(shù)字電路系統(tǒng)前端設(shè)計(jì)流程,對邏輯綜合、時(shí)序收斂、形式驗(yàn)證等數(shù)字前端設(shè)計(jì)方法有一定了解;
4. 有ASIC/FPGA相關(guān)設(shè)計(jì)經(jīng)驗(yàn)。
職位福利:五險(xiǎn)一金、帶薪年假、績效獎(jiǎng)金、節(jié)日福利、周末雙休、員工食堂、可視頻面試
職位亮點(diǎn):國企正式崗位機(jī)會(huì)